„T flip flop“ „T“ apibrėžia terminą „Perjungti“. Į SR Flip Flop , teikiame tik vieną įvestį, vadinamą „Perjungti“ arba „Trigger“ įvestis, kad išvengtume tarpinės būsenos. Dabar šis šleifas veikia kaip perjungimo jungiklis. Kita išvesties būsena pakeičiama esamos būsenos išvesties papildymu. Šis procesas žinomas kaip „perjungimas“.

Mes galime sukurti „T Flip Flop“ pakeisdami „JK Flip Flop“. „T Flip Flop“ turi tik vieną įvestį, kuri yra sukonstruota sujungiant įvestį JK šlepetės . Ši vienintelė įvestis vadinama T. Paprastais žodžiais tariant, mes galime sukurti 'T Flip Flop' konvertuodami 'JK Flip Flop'. Kartais „T Flip Flop“ vadinamas vienos įvesties „JK Flip Flop“.

Pateikta „T-Flip Flop“ blokinė schema, kur T apibrėžia „Perjungti įvestį“, o CLK – laikrodžio signalo įvestį.

T Flip Flop grandinė

„T Flip Flop“ formavimui naudojami šie du metodai:

• Prijungus išėjimo grįžtamąjį ryšį prie įvesties „SR Flips Flop“.
• Perduodame išvestį, kurią gauname atlikę T ir Q XOR operaciją_PREVišvestis kaip D įvestis D Flip Flop.

Statyba

„T Flip Flop“ sukurtas perduodant AND vartų išvestį kaip įvestį „SR Flip Flop“ NOR vartams. „IR“ vartų įėjimai, dabartinė išvesties būsena Q ir jos papildinys Q siunčiami atgal į kiekvieną AND vartus. Perjungimo įvestis perduodama AND vartams kaip įvestis. Šie vartai yra prijungti prie laikrodžio (CLK) signalo. „T Flip Flop“ kaip perjungimo įvestis perduodama siaurų trigerių impulsų seka, kuri pakeičia apversto išvesties būseną. „T Flip Flop“ grandinės schema naudojant „SR Flip Flop“ pateikta toliau:

„T Flip Flop“ sudaromas naudojant „D Flip Flop“. D apverčiant, išvestis atlikus XOR operaciją T įėjimui su išėjimu 'Q_PREV' perduodama kaip D įvestis. „T-Flip Flop“ loginė grandinė naudojant „D Flip Flop“ pateikta žemiau:

Paprasčiausia D Flip Flop konstrukcija yra su JK Flip Flop. Abu „JK Flip Flop“ įėjimai yra prijungti kaip vienas įėjimas T. Žemiau pateikiama „T Flip Flop“ loginė grandinė, sudaryta iš „JK Flip Flop“:

„T Flip Flop“ tiesos lentelė

Viršutinis NAND užtvaras yra įjungtas, o apatinis NAND užtvaras yra išjungtas, kai išvestis Q To yra nustatyta į 0. Padarykite apverstą „nustatyta būsena (Q=1)“, trigeris perduoda S įvestį apverstame.

Viršutinis NAND užtvaras yra išjungtas, o apatinis NAND užtvaras yra įjungtas, kai išėjimas Q nustatytas į 1. Trigeris perduoda R įvestį apverstame, kad apverstas būtų atstatymo būsenoje (Q=0).

„T-Flip Flop“ operacijos

Kita „T flip flop“ būsena yra panaši į dabartinę būseną, kai T įvestis nustatyta kaip klaidinga arba 0.

• Jei perjungimo įvestis nustatyta į 0, o dabartinė būsena taip pat yra 0, kita būsena bus 0.
• Jei perjungimo įvestis nustatyta į 0, o dabartinė būsena yra 1, kita būsena bus 1.

Kita šlepetės būsena yra priešinga dabartinei būsenai, kai perjungimo įvestis nustatyta į 1.

• Jei perjungimo įvestis nustatyta į 1, o dabartinė būsena yra 0, kita būsena bus 1.
• Jei perjungimo įvestis nustatyta į 1, o dabartinė būsena yra 1, kita būsena bus 0.

„T Flip Flop“ perjungiamas, kai įeinantis trigeris keičia nustatymo ir atstatymo įėjimus. „T Flip Flop“ reikia dviejų paleidiklių, kad būtų užbaigtas visas išėjimo bangos formos ciklas. „T Flip Flop“ išvesties dažnis yra pusė įvesties dažnio. „T Flip Flop“ veikia kaip „dažnio daliklio grandinė“.

„T Flip Flop“ būsena, kai taikomas trigerio impulsas, apibrėžiama tik tada, kai apibrėžiama ankstesnė būsena. Tai yra pagrindinis „T Flip Flop“ trūkumas.

„T Flip Flop“ gali būti sukurtas iš „JK Flip Flop“, „SR Flip Flop“ ir „D Flip Flop“, nes „T Flip Flop“ nėra prieinamas kaip IC. „T Flip Flop“ blokinė schema naudojant „JK Flip Flop“ pateikta toliau: