Full Adder yra sumatorius, kuris prideda tris įvestis ir sukuria du išėjimus. Pirmieji du įėjimai yra A ir B, o trečioji įvestis yra C-IN. Išvesties išvestis žymima kaip C-OUT, o įprasta išvestis žymima S, kuri yra SUM. C-OUT taip pat žinomas kaip daugumos 1 detektorius, kurio išėjimas padidėja, kai daugiau nei viena įvestis yra didelė. Visa sumatoriaus logika sukurta taip, kad kartu gali būti naudojami aštuoni įėjimai, kad būtų sukurtas baitų pločio sumatorius ir perkeliamas perdavimo bitas iš vieno papildiklio į kitą. mes naudojame pilną sumatorių, nes kai yra pernešimo bitas, reikia naudoti kitą 1 bito sumatorių, nes 1 bito pusės sumatorius nepriima nešiojamojo bito. 1 bito pilnas sumatorius prideda tris operandus ir generuoja 2 bitų rezultatus.

Visa papildymo tiesos lentelė:

SUM loginė išraiška: = A' B' C-IN + A' B C-IN' + A B' C-IN' + A B C-IN = C-IN (A' B' + A B) + C-IN' (A' B) + A B') = C-IN XOR (A XOR B) = (1,2,4,7)

C-OUT loginė išraiška: = A' B C-IN + A B' C-IN + A B C-IN' + A B C-IN = A B + B C-IN + A C-IN = (3,5,6,7)

Kita forma, kuria galima įgyvendinti C-OUT: = A B + A C-IN + B C-IN (A + A') = A B C-IN + A B + A C-IN + A' B C-IN = A B (1 + C-IN) + A C- IN + A' B C-IN = A B + A C-IN + A' B C-IN = A B + A C-IN (B + B') + A' B C-IN = A B C-IN + A B + A B' C-IN + A' B C-IN = A B (C-IN + 1) + A B' C-IN + A' B C-IN = A B + A B' C-IN + A' B C -IN = AB + C-IN (A' B + A B')

Todėl COUT = AB + C-IN (A EX – OR B)

Viso papildiklio loginė grandinė.

Viso sumatoriaus diegimas naudojant pusinius papildiklius:

Norint įdiegti visą papildiklį, reikalingi 2 pusiniai papildikliai ir ARBA vartai.

Naudojant šią loginę grandinę, galima sudėti du bitus, paimant perkėlimą iš kitos mažesnės eilės ir siunčiant perkėlimą į kitą aukštesnę eilę.

„Full Adder“ diegimas naudojant NAND vartus: „Full Adder“ diegimas naudojant NOR vartus:

Iš viso reikia 9 NOR vartų, kad būtų įdiegtas visas papildiklis. Aukščiau pateiktoje loginėje išraiškoje būtų galima atpažinti 1 bito pusinės sudėties logines išraiškas. 1 bito pilną sumatorių galima atlikti sujungiant du 1 bito pusinius sumatorius.

„Full Adder“ skaitmeninėje logikoje privalumai ir trūkumai

„Full Adder“ skaitmeninėje logikoje privalumai:

1. Lankstumas: Pilna gyvatė gali pridėti tris informacijos bitus, todėl ji yra lankstesnė nei pusė žalčio. Jis taip pat gali būti naudojamas kelių bitų skaičiams pridėti, sujungiant skirtingus pilnus sumatorius.

2. Nešioti informaciją: Pilnas viper turi perdavimo įvestį, kuris leidžia atlikti kelių bitų skaičių išplėtimą ir sujungti skirtingus sumatorius.

3. Greitis: Visa gyvatė veikia itin greitai, todėl ją galima naudoti greitose kompiuterinėse grandinėse.

„Full Adder“ skaitmeninėje logikoje trūkumai:

1. Sudėtingumas: Visa gyvatė yra labiau protu nesuvokiama nei pusė žalčio, todėl jai reikia daugiau dalių, pvz., XOR, AND arba galimų įėjimų. Taip pat sudėtingiau jį vykdyti ir planuoti.

2. Platinimo atidėjimas: Visoje viper grandinėje yra platinimo delsa, ty laikas, kurio reikia, kad rezultatas pasikeistų, atsižvelgiant į informacijos koregavimą. Tai gali sukelti laiko problemų kompiuterinėse grandinėse, ypač greitose sistemose.

Viso papildiklio taikymas skaitmeninėje logikoje:

1. Aritmetinės grandinės: Matematinėse grandinėse naudojami visi sumatoriai, kad būtų galima pridėti dvigubus skaičius. Kai grandinėje susieti skirtingi pilni sumatoriai, jie gali pridėti kelių bitų suporuotus skaičius.

java pridėti eilutę

2. Duomenų tvarkymas: Visi papildikliai naudojami informacijos tvarkymo programose, tokiose kaip pažangus signalų tvarkymas, informacijos šifravimas ir klaidų taisymas.

3. Skaitikliai: Skaitikliuose naudojami pilni sumatoriai, norint pridėti arba sumažinti skaičių vienu.

4. Multiplekseriai ir demultiplekseriai: Norint pasirinkti ir kurso informaciją, multiplekseriuose ir demultiplekseriuose naudojami visi papildikliai.

5. Atmintis linkusi: Atminties adresavimo grandinėse naudojami pilni sumatoriai tam tikros atminties srities vietai nustatyti.

6. ALU: Visi sumatoriai yra pagrindinė skaičiumi žongliravimo loginio pagrindo vienetų (ALU), naudojamų lustuose ir kompiuterizuotuose signalų procesoriuose, dalis.